考试
2023-01-01 21:52:15

Verilog HDL模块的I/O声明用来声明模块端口定义中

题目描述

Verilog HDL模块的I/O声明用来声明模块端口定义中各端口数据流动方向,包括________________、________________和________________。

本站整理有大量高等教育、资格考试类试题答案,Ctrl+D收藏备用!

答案解析

输入    (input)    输出    (output)    双向    (inout)无

输入    (input)    输出    (output)    双向    (inout)

加载中...
AI正在思考中,请稍候...